PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-264748

(43) Date of publication of application: 22.11.1986

(51)Int.Cl.

H01L 27/04

(21)Application number: 60-106754

(71)Applicant: RICOH CO LTD

(22)Date of filing:

17.05.1985


(72)Inventor: YOSHII KOJI

(54) SEMICONDUCTOR RESISTANCE ELEMENT USING WELL

(57)Abstract:

PURPOSE: To realize the high resistance value needed in an analogue circuit with a small pattern area and with relatively high accuracy by forming the diffusion layer of first conductive type which is shallower than a well in that well.

CONSTITUTION: An N++ buried layer 20 is formed on a P- silicon substrate 2 and an N- epitaxial layer 4 is formed. A P++ isolation region 22 is formed for isolating a CMOS part, an NPN transistor part, and a well pinch resistance part of the epitaxial layer 4 and boron as an impurity is diffused in the CMOS part and the well pinch resistance part so as to form a well 6. Next, for the source and drain 24 and 26 used for a P-channel MOS transistor of the CMOS part and a base 28 of the NPN transistor part, boron as an impurity is diffused. Then, for the source and drain 30 and 32 used for a N-channel MOS transistor of the CMOS part, an emitter 34 of the NPN transistor part, a collector contact 36 and a diffusion layer 8 of the well pinch resistance part, phosphorus as an impurity is diffused.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

⑩特許出願公開

母公開特許公報(A)

昭61-264748

 識別記号

庁内整理番号 R-7514-5F 母公開 昭和61年(1986)11月22日

51

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 ウェルを用いた半導体抵抗素子

②特 顧 昭60-106754

愛出 額 昭60(1985)5月17日

砂発 明 者 善吉 井 宏 治 切出 顋 人 株式会社リコー

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

の代理人 弁理士 野口 繁雄

明 4種 10

1. 発明の名称

ウエルを用いた半導体抵抗棄子

2. 特許請求の範囲

(1) 第1 導電型のエピタキシャル層又は基板に 第1 導電型と反対の第2 導電型拡散層にてなるウ エルが形成されており、かつ、

このウェルにこのウェルよりも浅い第 1 導電型 の拡散層が形成されており、

この第1導電型の拡散層と前記エピタキシャル 層又は基板とで挟まれたウエルを抵抗チャネルと する半導体抵抗素子。

3.発明の詳細な説明

(技術分野)

本発明は、LSIなどのIC(半導体集積回路) において拡散層により形成される抵抗素子に関す るものである。

(従来技術)

近年、アナログ回路とデジタル回路の混在する 回路システムを 1 チップに集積化しようとする試 みが数多くなされている。その一つとして開発された所謂 Bi-CMOSプロセスは、バイポーラトランジスタとCMOSを開一のチップ上に構成できるという特徴を持っている。

このBI-CMOSにおいては、CMOSデジタル回路の高速、高集積化の退求と同時に、パイポーラ・アナログ回路の高稽度、高集積化などの要求が高まってきた。そのような要求を満たすためには、アナログ回路のパターン設計において回路中の抵抗を目的に応じていかに実現するかという一つの重要な同題がある。

I Cにおいて拡散層により形成される抵抗素子としては、

- (1) パイポーラトランジスタプロセスでベース 領域の形成時に同時に形成される拡散領域を抵抗 チャネルとするベース抵抗.
- (2) CMOSプロセスでウエル領域の形成時に 同時に形成される拡散領域を抵抗チャネルとする ウエル抵抗、及び
- (3) ベース領域と同じ第1導電型の拡散領域に、

特開昭61-264748(2)

その拡散領域よりも扱い反対導電型の拡散領域を 形成し、第1導電型の拡散領域を抵抗チャネルと するペースピンチ抵抗、が知られている。

しかし、ベース抵抗とウエル抵抗は関抵抗値が 小さく、高抵抗値を実現するには広大な面積を必 要とし、またベースピンチ抵抗は履抵抗値が高い 利点を有する反面、糟皮が悪く、印加電圧依存性 が大きく、さらには耐圧が低いという問題がある。 (目的)

本発明の目的は、アナログ回路においてしばしば必要となる高抵抗値をパターン面積を小さく、 かつ、比較的糖度よく実現するための抵抗薬子を 提供することを目的とするものである。

(存成)

本発明の抵抗索子はウェルピンチ抵抗であり、 第1 導電型のエピタキシャル層又は基板に第1 導 電型と反対の第2 導電型拡散層にてなるウェルが 形成されており、かつ、このウェルにこのウェル よりも彼い第1 導電型の拡散層が形成されており、 この第1 導電型の拡散層と前記エピタキシャル層

S の製造プロセスにおいて製造する方法を第2図 (A)~(E)により説明する。

エピタキシャル層 4 を C M O S 部、N P N トランジスタ部及びウェルピンチ抵抗部に分離するために P ** 分離領域 2 2 を形成し、C M O S 部とウェルピンチ抵抗部に不統物としてポロンを 4 × 1 0 ** / c m * 拡散してウェル6を形成する(同図(B)) ・ ウェル6 の接合深さは 6 ・ 5 μ m である。

大に、CMOS部のPチャネルMOSトランジスタ用のソース・ドレイン24,26及びNPNトランジスタ部のベース28のために、不純物としてポロンを1.6×10°°/cm°拡散する(同図(C))。接合深さは2.1μmである。

次に、CMOS部のNチャネルMOSトランジ

又は基板とで挟まれたウェルを抵抗チャネルとす るものである。

以下、実施例について具体的に證明する。

2 は P ・ シリコン基板で、 4 はそのシリコン基板 2 上に形成された N ・ エピタキシャル層である。

6 はエピタキシャル層 4 に形成されたP拉散層にてなるウェルであり、同図(B)に示されるように何が狭く、長さが長く形成されている。 8 は N・ 拡散層であり、拡散層 8 はウェル 6 よりも後く、また同図(B)に示されるように、ウェル 6 を横切るように形成されている。拡散層 8 によりウエル 6 の厚さが稼くなっている。

10,12はウエル6を抵抗チャネルとして使用するために設けられた端子、14は絶縁層である。

本実施例のウエルピンチ抵抗を、バイポーラト ランジスタとCMOSとを混載したBi-CMO

スタ用のソース・ドレイン 3 0 , 3 2 、 N P N トランジスタ部のエミッタ 3 4 , コレクタコンタクト 3 6 及びウエルピンチ抵抗部の拡散層 8 のために、不純物としてリンを 8 × 1 0 °° / c m² 拡散する(同図(D))。接合梁さは 1 . 7 μ m である。

次に、CMOS部のゲート絡線膜及びゲート電便38,40を形成し、絶線膜14を形成し、コンタクトホールを開け、メタル層を形成してウエルピンチ抵抗部の端子10,12と配線をはじめ、CMOS部及びNPNトランジスタ部の端子と配線を形成する(同図(E))。

本実施例によるウエルピンチ抵抗素子と、従来のベースピンチ抵抗素子及びウエル抵抗素子の居抵抗の比較を第3回及び第4回に示す。各抵抗素子の額は6μmに形成されている。

一般に集積度の点からは、抵抗素子は回路中の 最高電位 V * の島に配置される。第3回はその最 高電位 V * の場合の層抵抗における婚子間印加 電圧特性を表わすものである。

特開昭G1-264748(3)

また、抵抗協子間に V * 以上の電圧がかかる場合には、その抵抗を単独の島に分離し、かつ、島の電位を抵抗の高電位側の結子に接続する。 第4 図はその場合の層抵抗における端子間印加電圧特性を表わすものである。

第3因及び第4因からわかるように、ウェルピンチ抵抗はウエル抵抗に比べ約3倍の層抵抗値を 持っており、またベースピンチ抵抗より過かに小さな印加電圧依存性しか持っていない。

また、他の重要な点は、ベースピンチ抵抗の耐圧がベース・エミッタ間のブレークダウン電圧 (約8 V) であるのに対し、ウエルピンチ抵抗ではウエル・エミッタ間のブレークダウン電圧 (約25 V) であることである。25 Vという耐圧は 通常のシステムでは十分な値である。

ウェルピンチ抵抗素子、ベースピンチ抵抗素子 及びPウェル抵抗素子の特性の比較を下衷に示す。

	抵抗素子の種類		
項目	Pウエル	ウエルピンチ	ベースピンチ
パターン面積	大(15~30)	中(8~10)	小(1)
耐圧	大(100V)	中(25V)	小(8V)
印加電圧依存性	办	ф	*
精度	<u> </u>	良	#5
	(±15%)	(±20%)	(+100%,
			-50%)

表中のパターン面積は同じ抵抗値を得るために必要な面積であり、層抵抗値に反比例する。

以上の実施例ではウェルピンチ抵抗素子をェピタキシャル層中に形成しているが、シリコン基板中に形成することもできる。

また、各層の導電型を実施例のものと逆にする こともできる。

(効果)

本晃明によるウエルピンチ抵抗素子によれば、 抵抗値(パターン面積)、 耐圧特性、印加電圧依 存性及び特度の全ての点において、アナログ回路 で必要とされる抵抗素子の要求を満たすことがで きる。

4. 図面の簡単な説明

第1図(A)は一実施例を両端子に沿った平面で切断して示す断面図、同図(B)は同実施例の拡散層を示す平面図、第2図(A)ないし同図(E)は同実施例の製造方法を素子の断面図として示す図(ただしハッチングは省略)、第3図及び第4図は各抵抗素子の印加電圧依存性を示す図である。


2 …… シリコン基板、


4 ……エピタキシャル層、

6 …… ウェル、

8 … … 拡散層。

代理人 弁理士 野口繁雄





特開昭 61-264748 (4)

